

整合性混合訊號解決方案

印刷電路板（PCB）設計佈局 指南

SigmaTel D — 主要應用註釋

2004 年 2 月 0.3 版

正式產品文檔
2004 年 2 月 5 日

5-PCBLO-1.0-051303

© 2001 年 SigmaTel 股份有限公司版權所有，保留一切權利。

本文件全部內容均受版權法保護，未經 SigmaTel, Inc. 明示的書面同意不得複製。

本文件所包含的 SigmaTel、SigmaTel 徽標及其組合均為 SigmaTel, Inc. 的商標。本出版物使用的其他產品名稱均僅用於辨識目的，可能是其各自所屬公司的商標或註冊商標。本文件內容與 SigmaTel, Inc. 產品一道提供。SigmaTel, Inc. 已盡最大努力確保本文所含資訊的準確性和可靠性。但是，SigmaTel, Inc. 對本出版物內容的準確性和完整性不做任何明示或暗示的保證，並按「概不保證」原則提供本出版物。SigmaTel, Inc. 保留隨時更改技術規格和產品說明的權利。並保留隨時停止生產或更改其產品的權利，對此無須事先通知。SigmaTel, Inc. 不承擔因任何產品或電路的應用或使用而產生的任何責任，並明確表示不承擔任何及所有責任，包括但不僅限於特殊、連帶或意外損壞。

正式產品文檔
2004 年 2 月 5 日

印刷電路板設計佈局指南
SigmaTel D – 主要應用註釋

修訂記錄

修訂	日期	說明
0.2	01/28/04	原版發佈
0.3	02/05/04	<ol style="list-style-type: none">1. 在所有頁面上添加了以毫米和密爾為單位的尺寸。2. 添加了有關 DCDC_GND 引腳接地的進一步闡釋。3. 更改了 DCDC 電感器路徑寬度的建議。4. 添加了有關 DCDC_VDDD 和 DCDC_VDDIO 濾波電容器距離和副作用的更多細節。5. 將電池負極接地要求從 5 個或更多導孔更改為 3 個或更多導孔。6. 添加了有關電池負極接地的進一步闡釋。7. 更改了有關底板接地框上導孔間距和導孔大小的註解。8. 在底板接地框概念圖上添加了更多細節。9. 添加了有關電源板層上 VDDD 佈線的附註。10. 在電源板層圖紙上添加了更多細節並更新了尺寸。11. 使線路輸入和線路輸出含鐵 DCR 要求一致（不大於 0.4 歐姆）。12. 刪除了有關固件 ESD 抗干擾性因素的第 2–4 項

表 1 修訂記錄

正式產品文檔
2004 年 2 月 5 日

印刷電路板設計佈局指南
SigmaTel D — 主要應用註釋

1. 印刷電路板設計佈局指南

- 印刷電路板設計應採用具有牢固的電源和接地板的 4 或 6 層結構。若要取得最佳的 ESD 性能效果，強烈建議採用 6 層結構印刷電路板。

建議使用以下層堆疊結構：

4 層印刷電路板：

- 層 1 (頂層 — STMP 位置) — 僅為接地板填充區
- 層 2 (內層) — 路徑 + 在可能時為接地板填充區。
- 層 3 (內層) — 路徑 + 電源板
- 層 4 (底層) — 僅接地板填充區

6 層 PCB：

- 層 1 (頂層 — STMP 位置) — 僅為接地板填充區
- 層 2 (內層) — 接地板
- 層 3 (內層) — 路徑
- 層 4 (內層) — 路徑
- 層 5 (內層) — 電源板
- 層 6 (底層) — 僅接地板填充區

- 用引腳 3 面的 0.762 毫米 (30 密爾) 短散熱片將 STMP DCDC_GND 引腳連接到頂層的接地板填充區。利用散熱片附近的多個導孔將引腳連接到內部接地板層和底部接地板填充區。

該 DCDC_GND 引腳以非常高的頻率 (1.5 MHz) 切換大量電流。最小化其路徑阻抗可降低 DCDC 轉換器的雜訊，增加穩定性。

- 使 STMP DCDC 轉換器 4.7uH 電感器的位置盡可能靠近 STMP 輸入引腳，並用無導孔的 0.5 毫米 (20 密爾) 低阻抗路徑連接電感器。

如果不可能將電感器和 STMP 放置在線路板的同一側，則應該用多個導孔將電感器連接到 STMP 輸出引腳。

- 使 0.1uF 電源去耦電容的位置盡可能靠近各自的 STMP 電源引腳對。

正式產品文檔
2004 年 2 月 5 日

印刷電路板設計佈局指南
SigmaTel D — 主要應用註釋

將電源去耦電容和 STMP 放置在線路板的同一邊。如要參照範例，請參閱與本應用註釋捆綁的演示播放器印刷電路板佈局參考。

- 使 0.01uF、0.1uF 和 1.0uF DCDC 濾波電容的位置盡可能靠近 DCDC 轉換器的輸出引腳，並且間距不超過 4 毫米（150 密爾）。

當以增強模式運行時，非常有必要將這些電容離 DCDC_VDDD 和 DCDC_VDDIO 引腳的距離保持在 4 毫米（150 密爾）之內，否則可能會聽到音頻雜訊或出現信噪比（SNR）性能降低。將電源去耦電容和 STMP 放置在線路板的同一邊。如要參照範例，請參閱與本應用註釋捆綁的演示播放器印刷電路板佈局參考。

- 使音頻訊號繞開 NAND 快閃資料和控制訊號線路及晶體振盪器電路。

如果音頻訊號的線路與晶體振盪器電路或 NAND 快閃訊號線路的距離小於 8 毫米，則可能出現以下問題：

- 1) NAND 快閃存取和晶體振盪器雜訊可能影響音頻品質。
- 2) 如果耳機部位發生靜電放電情況，沿訊號線路流動的靜電放電電流可能擾亂 NAND 快閃訊號線路或晶體振盪器。

- 結合使用一塊接地板（無類比和數位分離）和一整套頂層和底層的接地填充區。

這將建立出一塊阻抗極低的接地板。它還為內層路徑提供屏蔽，有助於提高靜電放電性能。

- 類比路徑和元件應在印刷電路板的一個區域內放置和佈線，如果可能，應避免與數位路徑耦合。

- 使晶體和負載電容的位置盡可能靠近 xtali 和 xtalo 引腳。

- 用寬度為 0.762 毫米（30 密爾）的最窄路徑佈置電池正極的線路。

此路徑承載大量電流。使用一條較寬的路徑可提供盡可能低的阻抗，從而實現更佳的電池壽命、正常的 DCDC 轉換器啟動和穩定性，以及更低的交流雜訊（以避免電池電壓過低）。

正式產品文檔
2004 年 2 月 5 日

印刷電路板設計佈局指南
SigmaTel D — 主要應用註釋

- 用多個散熱片（3 個或更多）將電池負極直接連接到接地填充區。用散熱片附近的各個導孔（3 個或更多）將電池負極連接到印刷電路板背面的接地板層和接地填充區。

此路徑承載大量電流。使用多個散熱片和導孔可提供盡可能低的阻抗，從而實現最佳的電池壽命、正常的 DCDC 轉換器啟動和穩定性，以及更低的交流雜訊（以避免電池電壓過低）。

- 使 STMP Vag 和 Vbg 電容的位置盡可能靠近 STMP 引腳。

這些電容的負極應直接連接到接地板。不正確的電容位置和線路佈置可能導致音頻總諧波失真電平（THD）的增加以及信噪比（SNR）的降低。

- 圍繞印刷電路板的整個周邊建立一個底板接地框。在可能的情況下，此底板接地框至少應有 1.27 毫米（50 密爾）厚以及分佈在電路板各層的線路。

接地框（每層一個）應通過間距約為 1.27–2.54 毫米（50–100 密爾）的導孔連接。STMP3550 演示播放器佈局中採用的導孔鑽孔為 0.254 毫米（10 密爾）。接地框應嵌入頂層和底層的接地填充區以及接地板層。頂層和底層的接地框應在外緣部位暴露 30 密爾銅線（無阻焊膜）。這將發揮「避雷針」的作用，以將靜電放電釋放到底板接地框。這在某種意義上構成了一個法拉第罩（Faraday cage），使靜電放電電流能夠均勻地分佈在印刷電路板各層和各面，從而在整個印刷電路板上形成較小的接地電壓差。下圖顯示了底板接地框的概念。

印刷電路板設計佈局指南
SigmaTel D — 主要應用註釋




圖 1：接地框概念圖

- 將電源板層分成單獨的 VDDD (數位核心和類比電源) 和 VDDIO (數位 I/O 電源) 板。

類比和數位 VDDD 能夠合併成一塊板，VDDD 板佈線應享有最高優先順序。如果無法在電源板層上建立一塊 VDDD 板，那麼在 STMP 下方的頂層上添加一塊 VDDD 板也是一個選擇方案。下圖顯示了電源板層佈線 (內層) 的一個範例。如要參照一個更為詳細的範例，請參閱與本應用註釋捆綁的演示播放器印刷電路板佈局。

正式產品文檔
2004 年 2 月 5 日

印刷電路板設計佈局指南
SigmaTel D — 主要應用註釋




圖 2：電源板層圖

- 在內層上佈置所有路徑的線路，避免在印刷電路板的頂層和底層上佈置路徑的線路。直接在 STMP 下方佈置連接到 STMP 引腳的頂層路徑的線路，然後儘快用導孔佈置內層路徑的線路。

這使頂層和底層接地填充區能夠保護所有路徑免受靜電放電的損壞。另外，這還使 STMP 能夠屏蔽 STMP 引腳附近的頂層路徑。

- 如要獲取佈局和圖解範例，請參閱與本應用註釋捆綁的演示播放器佈局和圖解文件。

正式產品文檔
2004 年 2 月 5 日

印刷電路板設計佈局指南
SigmaTel D — 主要應用註釋

2. 靜電放電抗干擾性附加指南

以下印刷電路板佈局附加指南應用於設計能承受較高靜電放電水平的 STMP 系統。另外，本部分指南將有助於改善系統音響性能。

- **印刷電路板設計應採用具有牢固的電源和接地板的 6 層結構。**

如果靜電放電的電荷導致印刷電路板內出現正電流或負電流，則有必要用適當的旁路和低阻抗/電感電源板和接地板，設計並建立一個印刷電路板佈局。正如在本應用註釋中曾經說明的，也有必要在印刷電路板外緣添加底板接地框。這可將印刷電路板上不同位置的電壓偏移保持在最低水平。電源或接地板的電壓偏移能啟動電壓過低檢測，電壓過低檢測功能會導致系統關機。在讀取或寫入時，電壓偏移產生的不正確邏輯位置還會導致資料錯誤；如果相應的軟體未具有正確處理此類資料錯誤的設計，那麼這些錯誤可能導致系統長期停滯。

- **所有具有接地底板護罩的元件都應將護罩連接到底板接地框。**

具有護罩的元件的實例包括：USB 介面、按鈕、耳機介面、話筒、調頻調諧器模組等等。由於護罩的導電性高且表面積大，因此它們極易擔負靜電放電的電荷傳輸。

USB 介面護罩應直接連接到底板接地框。

- **在每條連接到外部纜線的訊號線上都應置有鐵氧體磁環。**

實例包括：線路輸出/耳機、線路輸入、遙控和 USB_5V 訊號。每塊鐵氧體的位置都應盡可能靠近介面，並且在介面引腳和鐵氧體之間沒有導孔。對於線路輸入和線路輸入訊號，鐵氧體的直流電阻應為 0.4 歐姆或更少，否則總諧波失真（THD）水平將增加。

- **不應將鐵氧體磁環置於 USB D+ 和 D- 訊號線上。**

如果使用鐵氧體磁環，它們可能破壞 D+ 和 D- 訊號的完整性，從而導致 USB 通訊故障。

正式產品文檔
2004 年 2 月 5 日

印刷電路板設計佈局指南
SigmaTel D — 主要應用註釋

- 當頻率為 100 MHz 時，鐵氧體磁環的阻抗應為 600 歐姆或更大。
耳機鐵氧體的直流電阻 (DCR) 的阻抗應為 0.4 歐姆或更小。

鐵氧體磁環在 100MHz 時的阻抗越高，在遭受靜電放電時通過路徑流動的電流將越低。
請參閱鐵氧體製造商的「阻抗和頻率曲線圖」。

- 固件靜電放電抗干擾性因素：

電池、VDDIO 和 VDDD 的 STMP DCDC 轉換器電壓過低設置以及 VDDIO 和 VDDD 的電壓電平設置都應符合最新的 SDK。這些設置的正確性十分重要。如果不正確，一例靜電放電就可能錯誤地觸發電壓過低狀態，或者使 VDDIO 或 VDDD 電壓線路不穩定，進而導致系統關機。

- 塑膠罩靜電放電抗干擾性因素：

1) 播放器盒上的按鈕或開關應不導電。至少，印刷電路板上與按鈕或開關接觸的內層材料應不導電。如果整個按鈕導電，則將導致在靜電放電時電荷均勻分佈在按鈕上。這將減少印刷電路板和靜電放電源之間的有效空隙，從而使靜電放電能以較低的電壓釋放到印刷電路板。

2) USB 介面應該採用一個非導電性罩或橡膠塞包裹。

3) 如果採用金屬或導電性播放器盒，那麼它們的設計應允許電荷在印刷電路板各面的均勻分佈，以構成一個法拉第罩。

4) 按鈕和播放器盒之間的空隙應盡可能小，以防止靜電放電情況穿透空隙連接到印刷電路板。